台湾 新竹--(美国贸易资讯)--ASIC设计办事暨IP研发发卖厂商智原科技（Faraday Technology Corporation，TWSE：3035）今日宣布其体系单芯片(SoC)设计案数量已持续三年倍增，个中以28纳米与40纳米工艺为主；相较于先辈工艺，这两个工艺的进入贸易门坎较低，相对应的IP构造完全且低风险，为客户供给更具竞争力的SoC成本优势。

在 businesswire.com 上查看源版本消息稿: https://www.businesswire.com/news/home/20190918005008/zh-CN/

智原科技营运长林世钦表示：“比来我们在28纳米与40纳米的SoC设计案数量明显增长，涵盖了5G、网通、AIoT、SSD、投影机、多功能事务机与条形码扫描仪等广泛应用，已累积多元而完全的SoC设计经验与解决筹划以因应市场需求，尤其在28纳米与40纳米工艺；我们有信念能知足各应用范畴的市场需求。”

关于智原科技

智原科技（Faraday Technology Corporation, TWSE: 3035）为专用集成电路（ASIC）设计办事暨常识产权（IP）研发发卖引导厂商，经由过程ISO 9001与ISO 26262认证，总公司位于台湾新竹科学园区，并于中国大年夜陆、美国、日本与欧洲设有研发、营销据点。重要的IP产品包含：I/O、标准单位库、Memory Compiler、兼容ARM指令集CPU、DDR 2/3/4、低功耗DDR 1/2/3、MIPI、V-by-One、USB 3.X、10/100/1000 Ethernet、Serial ATA、PCI Express、可编程高速SerDes，以及数百个外设数字及混淆讯号IP。更多信息，请浏览智原科技网站www.faraday-tech.com或存眷微旌旗灯号faradaytech。

CONTACT:

媒体联络
Evan Ke 柯奕帆

28纳米与40纳米为今朝半导体市场上的主流工艺，无论是IP、光罩与晶圆等技巧均趋于稳定成熟，成本大年夜幅低于FinFET工艺。在这二个工艺上，智原自有开辟的完全IP解决筹划，皆已在ASIC芯片上经由过程体系验证，并针对特定应用供给IP客制化办事，以降低量产风险，进步成本效益。在工艺及IP二大年夜基本上，智原以其SoC设计经验、设计整合流程及现成的开辟平台，供给客户高质量、低风险、快速上市的SoC设计办事，接案量倍增。