在台?地?全新推出的 Cloud-Scale Interop Lab 加快了 PCIe 6.x AI 伺服器的上市速度，?伺服器采用了最近推出的 Aries 6 Smart DSP Retimers ?行系??化
美?加利福尼?州?塔克拉拉--(BUSINESS WIRE)--(美?商???)-- ? AI 和?端基???提供半????解?方案的全球??者 Astera Labs (Nasdaq: ALAB) 今日宣布?展其 Cloud-Scale Interop Lab 的 PCIe 6.x ??能力，以?? Aries 6 PCIe/CXL Smart DSP Retimers ??泛的 PCIe 6.x 主?和端?之?的??互通性。??人工智慧平???人???高??、低延?的 PCIe 6.x ???平了道路，?少了整?????，?有助於??大?模部署。
Astera Labs 首席商?官 Thad Omura表示：“?著人工智慧系?的不?快速?展，?料中心??商需要在更短的???部署日益??的系?。我??於??合?性和?插即用互通性的高度重?，是我??泛部署???????的 Aries Retimer ?合能?成? PCIe/CXL ???金??的根本原因。?展我?的 Cloud-Scale Interop Lab ??套件以支援 PCIe 6.x 操作快速追?部署，?足客?整合 Aries 6（?界功耗最低的 PCIe 6.x/CXL 3.x Retimer）?我?生?系?合作夥伴解?方案的需求。”
??模的?用????
要最大限度地利用 GPU、CPU 和人工智慧加速器，需要更高??的 PCIe 6.x 技?，以?足超大?模系?中新型人工智慧工作??的性能需求；然而，?著速度、??性和?模的增加，?也??了新的??性??。?些挑?凸?了?行?泛??的必要性，以?保以??模部署的人工智慧系?中各? PCIe 6.x 元件之?的?定互通性。
?此，Aries 6 透??格的??套件，在?千次反覆?行中?行了一系列?圈??，以?? PCIe ?路，?在??的 PCIe 拓?中使用?先的root complex和 50 多?端?重建?端客?的真?系???。
Cloud-Scale Interop Lab ?展至??
???集了?多?先的技???和?造公司，因此 Astera Labs ??在??建立其在矽谷之外的首? Cloud-Scale Interop Lab。??新的交互操作??室?促??主要 ODM 客?的密切合作，以便在真?系?中透?多?通道插入?耗?算?各?主?和端?互?，?而在??的 PCIe 拓???中?? Aries 6。
Ingrasys Technology Inc.（Foxconn Technology Group子公司）副?裁兼首席架?? Brad Reger 表示：“可靠的互通性?於加速?用 PCIe 6.x 等新型互??定至?重要，?些?定?成?未?人工智慧和?端基???部署的??骨?。我?期待? Astera Labs ??合作，?在我?的解?方案中充分利用其???格??和????的 PCIe/CXL Retimer 的?合。”
Inventec EBG ??理 Vincent Lin 表示：“?著 Astera Labs 增加了 PCIe 6.x ????其互通性??室?展到??，我?很?幸能??? Astera Labs 保持深厚的合作??。我?期待利用其在 PCIe ???域的??知?，加快??我?面向人工智慧?代的???料中心解?方案。”
Quanta Computer Inc. 高?副?裁兼??理 Mike Yang 表示：“?著人工智慧和以?料?中心的工作??部署不?激增，Quanta 非常重?? Astera Labs 的密切合作，?而?助我?的客?解?各?新出?的?料中心????。其在??新建立的 Cloud-Scale Interop Lab ?行??的?大 Aries 6 Retimers ?加?下一代人工智慧和?端基???中可靠的 PCIe 6.x ??的推?。”
Wistron 企???路事?群?裁 William Lin 表示：“?著市??我?的人工智慧和 HPC 伺服器的需求不?增?，我??向 Astera Labs 的?金?? PCIe/CXL Retimer ?合，?我?的解?方案提供?大的?展能力，以?足客?部署的需求。我?已?在我?的?品中使用了多代 Aries Retimers，同?很高?能??一合作????下去，因?它透?利用在??新建立的 Cloud-Scale Interop Lab 中?行??的 Aries 6 ?高度互通性 PCIe 6.x/CXL 3.x ???平了道路。”
Wiwynn ?行副?裁 Steven Lu 表示：“Wiwynn 很高?看到 Astera Labs 透?在??推出新的 Interop Lab ?展其?端?模??能力。??促?我??展更?密的合作，?加快?人工智慧部署???插即用 PCIe 6.x ??。我?期待著加??方的合作??，以?保可靠的互通性，??足行?巨??未? PCIe 6.x 系?的需求。”
?源：
?於 Astera Labs
Astera Labs 是全球?先的?用??解?方案提供商，可?放人工智慧和?端基???的全部?能。我?的 Intelligent Connectivity Platform 整合了 PCIe®、CXL® 和乙太?路半????解?方案以及系?管理和?化工具的 COSMOS ??套件，可提供可?展和可自?的??定?架?。得益於?行?巨?和?料中心生?系?建立的可信???，我?成?了能?提供?活、可互通?品的?新??者。如需?解我?如何??代?料??型?用?行?革，??? www.asteralabs.com。
© Astera Labs, Inc. Astera Labs 及其?格化??均? Astera Labs, Inc. 或其??企?的商?。其他名?和品牌可能是其他??的??。
相关阅读
